BJT 학습서

[BJT(bipolar junction transistor)의 역사]

BJT = 2극접합 트랜지스터

1948년 미국 벨연구소 J. Bardeen, W. Brattain, W. Shockley에 의해 발명(1956년 노벨상 수상). BJT가 발명된 후 이를 기반으로 여러 가지 형태의 트랜지스터가 개발되었다. 개별 트랜지스터 소자뿐만 아니라 집적회로(IC) 소자로도 널리 사용되고 있다.

transistor = transfer + resistor의 합성어

[BJT의 용도]

증폭기, ON/OFF 스위치, 발진기, 전력회로 소자

다이내믹(moving coil) 마이크 증폭회로

트랜지스터 논리회로: TTL, DTL

1) DTL NOT gate

2) DTL NAND gate

3) TTL Inverter

트랜지스터 스위치:

1) Relay Driver

]

[BJT의 여러 가지 패키지 형태]

트랜지스터 전류규격(cuffent rarings): 허용 최대 컬렉터 (이미터) 전류. 전류규격에 따라 트랜지스터 모양이 다르다. 소전류 트랜지스터 = D자 모양 플라스틱 패키지, 대전류 트랜지스터 = 금속캔(heat sink에 부착)

트랜지스터의 종류

1) 저주파 트랜지스터

BJT(bipolar junction transistor):

FET(field effect transistor):

JFET(junction FET)

MOSET(metal-oxide FET) = IGFET(insulated gate FET)

M ESFET

IGBT(insulated gate bipolar transistor): 대전력 스위칭용

2) 고주파/마이크로파 트랜지스터

MESFET(metal semiconductor field effect transistor)

HBT(heterojunction bipolar transistor)

HEMT(high electron mobility transistor)

3) CMOS(complementary metal-oxide-semiconductor) 회로

직접회로(IC)의 트랜지스터 구조. 게이트당 두 개의 보완적인 트랜지스터 사용(N 형, P 형). 잡음에 강하고 전력소모가 적다.

용도:

디지털 IC = 마이크로프로세서, SRAM

아날로그 IC = 이미지 센서, AD/DA 변환기, 통신용 고집적 송수신부(transceiver)

CMOS Logic Gate

CMOS 전력증폭기

CMOS Frequency Upconverter

435MHz CMOS Receiver Chip

Diagram Photograph of final prototype receiver chip

CMOS Image Sensor

BJT 구조 및 회로기호

베이스, 이미터, 컬렉터, NPN, PNP

BJT 동작원리

전류증폭 개념

트랜지스터의 동작 영역

활성(active) 영역: 트랜지스터가 증폭기로 동작, BE 접합 = 순방향 바이어스, CB 접합 = 역방향 바이어스

포화(saturated) 영역: 트랜지스터의 E, C가 연결됨. BE = 순방향, CB = 순방향

차단(cutoff) 영역: 트랜지스터의 E, C 가 끊김. BE = 역, CB = 역

트랜지스터 증폭기

구조 및 등가회로

트랜지스터 동작모드

Class A 증폭기: 입력신호가 왜곡없이 증폭되어 출력으로 나옴.

Class AB 증폭기: 신호의 minus half cycle의 일부 구간에서 트랜지스터 cutoff. 베이스 바이어스 전압이 신호의 peak 전압보다 작을 경우. Class AB 증폭기는 Class B 증폭기의 단점인 crossover 왜곡을 극복하기 위한 push-pull 증폭기에서 사용됨.

Class B 증폭기: 신호가 음이 되는 구간에서 트랜지스터 cutoff. 입력신호가 없을 경우 베이스 전류가 0이 되도록 바이어스 설정. 용도 = 고출력 오디오 증폭기, 무선 송신기 드라이버 증폭기와 전력증폭기

Class C 증폭기: 신호가 양의 일부 구간에서만 증폭됨. 베이스-이미터 접합이 역방향으로 바이어스 됨. 용도 = 무선 송신기

Overdriven amplifier: 입력신호의 크기가 과도하여 Class A 증폭기의 트랜지스터가 포화 및 차단 상태를 반복적으로 거치는 경우

트랜지스터 바이어스

트랜지스터가 적절한 증폭기 특성을 발휘하도록 외부에서 DC 전압을 인가해 주는 것을 biasing이라 한다.

트랜지스터의 동작조건 결정

BJT의 특성 그래프: 입력특성, 입력-출력 관계 특성, 출력특성

BJT의 출력특성 그래프: 입력전류에 따른 출력전류 대 출력전압 그래프. 트랜지스터의 결선(CB, CE, CC)에 따라 약간 다름.

선형(활성) 영역 = 증폭기 또는 발진기의 경우, 차단 및 포화 영역 = 스위치의 경우

예: CE 결선의 경우 출력특성 그래프

동작점(Q 점, 바이어스): 컬렉터 전압이 전원전압의 1/2의 경우 출력전압 변화(swing)를 클리핑 없이 가장 크게 할 수 있다. 입력전압이 매우 작고 증폭도가 크지 않아서(설계상의 이유로) 출력전압이 작을 경우(1V 이하)에는 Q점을 전원전압의 1/2로 할 필요가 없다.

클리핑이 된 경우: 전원전압 = 10V, 컬렉터 전압 = 2V

클리핑이 안된 경우: 전원전압 = 10V, 컬렉터 전압 = 4V

예: CE 결선의 경우 입력특성 그래프

V_BE = 0.6-0.7V

I_B가 50μA일 경우 V_BE = 0.6V, I_B가 큰 경우 V_BE = 0.7V

대형 전력용 트랜지스터의 경우 V_BE가 0.8 또는 0.9V가 될 수 있다.

1) Fixed-Current Bias = Base Current Bias

온도에 따른 I_C의 증가를 자동으로 억제하는 automatic feedback 기능이 없는 고정된 I_B를 제공하는 바이어스 회로

계산 예:

h_FE = DC beta: 290. 규격서에서 지정. 같은 모델이라도 트랜지스터마다 조금씩 다름. 가장 작은 값으로 사용하는 것이 안전.

출력특성 그래프로부터 I_B = 20μA, V_CE = 10V → I_C = 3.9mA →

V_BE = 0.6V

R_b는 I_B를 결정: → 1MΩ 사용. 이 경우 V_BE가 온도에 따라 달라지는 것에 I_B가 거의 변하지 않아야 함.

R_C는 V_C를 결정: → → 2.8kΩ 사용.

위 바이어스의 문제점: V_CC, 온도, 트랜지스터에 따라 Q점 변화. 아래 그래프 참조.

2) Self-Bias

R_B: base feedback 저항. 온도 상승으로 컬렉터 전류가 증가하면 Q1의 컬렉터 전압이 감소하여 R_B를 통하여 베이스로 흘러 들어가는 전류를 감소시킴. 컬렉터 전류는 베이스 전류에 비례하므로 컬렉터 전류의 감소로 이어짐.

계산 예:

V_CC, V_C, I_B 주어짐(설계) → R_b 결정, I_C 결정, R_c 결정

3) Combination Bias

가장 우수한 바이어스 회로. 트랜지스터의 온도특성과 트랜지스터별 특성차이에 둔감.

R1과 R2에 의해 Q1의 베이스에 고정 바이어스 전압이 인가됨.

R_E는 온도변화에 따른 β 변화에 의해 컬렉터 전류가 변하는 것을 억제하는 negative feedback 소자로 작용

: I_C 가 V_BE의 영향을 받는 것을 방지하려면

조건이 만족되지 않을 때, 베이스 왼쪽을 테브닌 등가회로로 표현한 후 해석.

계산 예:

R₁, R₂: 전압분배기. 트랜지스터의 베이스 전압 결정. R₁과 R₂에 흐르는 전류가 베이스 전류보다 최소 10배 크게 함. 따라서 베이스 전류 무시할 수 있다.

V_BE: 0.6V로 근사화 (베이스 전류가 작을 경우)

R_e: R_e에서의 전압강하는 V_CC의 10% 정도로 설정

바이어스 설계 공식:

I_B 결정: 트랜지스터의 출력특성 그래프를 고려하여

V_BE 근사화: 0.6V. 필요시 정확히 계산

결정: h_FE 최소값 사용

R_e 결정:

R_c 결정:

R₂ 결정:

R₁ 결정:

최적 바이어스

V_CE의 최적값: 아래 그림을 참조하면 V_C를 V_CC/2로 하는 것이 출력 전압이 왜곡없이 출력될 수 있는 전압범위가 가장 크다.

베이스 전류 대 컬렉터 전류: 베이스 전류 과소 = 트랜지스터 cutoff, 베이스 전류 과다 = 트랜지스터 포화

바이어스점에 따른 출력 전류의 왜곡

http://www.williamson-labs.com/480_xtor.htm#emitter-follower

트랜지스터 소신호 모델

트랜지스터가 작은 신호를 증폭할 때 그 특성을 해석(계산)하기 위한 등가회로

대신호 모델: Eber-Molls model, for large input swing

소신호 모델: 소신호 입력에 따라 출력이 거의 선형적 변화. 동작점 부근에서 트랜지스터의 특성을 선형화. 소신호 모델의 패러미터 값은 동작점에 따라 다르다.

조건: 온도, 동작점(V_CE, I_C)

이미터를 공통단자로 하고 베이스-이미터 사이에 입력신호, 컬렉터-이미터 사이에 출력신호

하이브리드 모델

: 출력단 단락시 입력 임피던스. 입력단 전류-전압 곡선 기울기의 역수이다.

: 입력단 개방시 역전압전달계수. 일반적으로 매우 작아서 무시할 수 있다.

: 출력단 단락시 베이스-컬렉터 전류전달계수

: 입력단 개방시 출력단 임피던스. 출력단 전류-전압 곡선의 기울기. 매우 작아서 흔히 무시할 수 있다.

컬렉터 전류가 1mA일 경우 전형적인 값:

컬렉터 전류는 이미터 전류와 거의 같으며 이미터 전류(컬렐터 전류)는 베이스 전류에 의해 제어된다.

이미터 전류:

(다이오드 방정식), 총(ac + dc) 베이스-전압의 함수

총 베이스-이미터 전압:

트랜스 컨덕턴스 g_m:

이미터 저항 r_e:

베이스 저항 r_π:

Hybrid-π 모델: 가장 유용

(V_T = 26mV at 300K)

1mA 컬렉터 전류의 경우 전형적인 값:

T 모델: 회로 종류에 따라 T-모델이 유용할 경우가 있음.

트랜지스터 규격

예: NEC 2SC945 트랜지스터(AF 드라이버 증폭기, 저속 스위칭 용)

1) 크기(package dimensions)

2) 최대 허용치(absolute maximum ratings) @ 25°C

2) 전기적 규격 @ 25°C

3) 특성 곡선

IC vs VCE w/ IB as a parameter

hFE vs IC

[트랜지스터 증폭기 구성]

트랜지스터의 입력신호와 출력신호가

Base 단자를 공유할 경우 CB(common base)

Emitter 단자를 공유할 경우 CE(common emitter)

Collector 단자를 공유할 경우 CC(common collector)

CE 증폭기: 우수한 전압, 전류, 전력 이득 제공. 입력 임피던스 = 0.5-1.5kW, 출력 임피던스 = 30-50kW. 입력전압이 반전 증폭되어 출력으로 나옴.

CB 증폭기 = current buffer: 전류이득 1보다 약간 작음. 전압이득 1보다 큼. 입력저항 = 30-160W, 출력저항 = 250-550kW. 용도 = 임피던스 정합 (작은 저항을 큰 저항으로 변환), 저입력저항 증폭기(마이크 증폭기)

CC 증폭기 = emitter follower = voltage buffer: 전류이득 큼. 전압이득 1보다 약간 작음. 입력저항 = 2-500kW, 출력저항 = 50-1500W. 전력이득이 CE, CB 경우보다 작음. 용도 = current driver, 스위칭 회로(양방향 전류흐름 가능), 임피던스 정합(큰 저항을 작은 저항으로)

[CE(common emitter, 공통이미터) 증폭기]

예제:

[CC 증폭기 = Emitter Follower = Voltage Follower]

동작점:

소신호 이득:

입력저항:

(CE 경우보다 입력저항 매우 큼)

출력저항:

(작음)

검토: CC 구성은 deep negative feedback amp이다. Emitter follower는 변환비가 인 임피던스 변환기이다. 부하저항 이 배로 증가되어 입력저항이 되며 입력저항 는 배로 감소하여 출력단에 나타남.

용도: 큰 입력저항과 낮은 출력저항으로 인해 다단 증폭기의 입력단과 출력단에 사용

[CB 증폭기 = 전류버퍼]

(큼)

(작음)

(중간-높음)

[다단(multistage) 증폭기]

결합방법

커패시터 결합: 두 트랜지스터의 동작점을 독립적으로 설정 가능. DC와 저주파 증폭 곤란

변압기 결합: 트랜지스터의 독립적인 동작점, 임피던스 정합으로 최대출력 가능, DC와 저주파 증폭 곤란

직접결합: 두 트랜지스터의 동작점이 독립적이지 않음. DC와 AC 신호 모두 증폭가능. IC에 구현 용이

[차동 증폭기(differential amplifier)]

용도: 연산증폭기 입력단, 비교기 입력, 비디오 증폭기, 디지털 데이터 통신에서의 balanced-line receiver

동작원리: R_E가 공통으로 사용되어 위 그림에서와 같이 v_i₁에 의해 크기가 같고 위상이 180° 차이 나는 v_o₁과 v_o₂발생. v_i₁= v_i₂일 때 두 트랜지스터의 출력은 0이 된다. 비이상적인 트랜지스터 쌍의 특성을 보완하기 위해 R_E 대신 정전류원 사용함.

공통모드 신호:

I₁ 전류 감소:

I₂ 전류 감소:

차동모드 신호:

[Darlington Pair]

전류가 2번 증폭됨. . 용도 = 소전류로 대전류 스위칭. V_B₁-V_E₂ = V_BE가 2*0.7 = 1.4V 이상 되어 (또는 I_B₁이 DP를 포화시킬 정도로 충분히 클 경우) V_CE₂ 는 약 0.9V가 된다.

트랜지스터의 주파수 특성:

트랜지스터의 Gain-Bandwidth Product (f_T): 소신호 전류 이득 h_fe 가 1이 되는 주파수.

저주파 대역: 입력단 HPF(C1 + 입력저항), 출력단 HPF (C2 + 부하저항)에 의해 결정됨. C3(emitter decoupling capacitor)에 의해 증폭기 저주파 이득 변화

고주파 대역: 회로 결선 상의 stray reactance (저주파에서는 주로 용량성)의 영향을 받을 수도 있으나 트랜지스터 자체의 pn 접합 커패시턴스에 의해 고주파 특성이 제한됨. 이 커패시턴스는 고주파에서 신호의 피드백 경로 제공. C_bc에 의한 피드백은 위상이 역전됨.

Miller 효과: CE 증폭기에서 gain bandwidth product가 일정한 현상. 이득이 작으면 대역폭 증가, 이득이 크면 대역폭 감소. CB접합의 커패시턴스가 고주파에서 두드러짐으로써 feedback 발생. CB에 코일을 연결하여 Ccb를 상쇄(peaking coil)

Short-circuit current gain: with output short-circuited

다음과 같은 CB 증폭기에서는 Miller 효과가 발생하지 않는다. 이미터-베이스간의 내부 커패시턴스에 의해 고주파에서 이득이 증가. CE, CC 구성보다 대역폭이 훨씬 높다.

비반전 비디오 증폭기: 비반전, 광대역, 긴 동축선 drive

외부필터 회로: 위 그림에서 C4는 고주파 대역 제한. 컬렉터에 BPF를 삽입하여 RF tuned amplifier 구현.

RF response curves.jpg TV response curves.jpg

[고주파 증폭기]

BJT의 S 패러미터: RF 증폭기 설계에 필수적

고주파 트랜지스터:

MRF157: BJT by Motorola, f_T = 8GHz

BF199: BJT by Philips, HF, VHF bands, f_T = 550MHz

RF 트랜지스터 등가회로: R, L, C 값은 고주파에서의 기생소자

베이스 전류가 C_be 에 의해 shunt됨: 이득 감소. 주어지지 않을 경우 f_T로부터 구할 수 있다.

C_bc : 피드백 커패시턴스 또는 Miller 커패시턴스라고도 함. 출력(컬렉터)에서 입력(베이스)로의 피드백 경로를 제공하여 증폭기가 발진할 가능성 유발

각 단자에서의 인덕턴스: 효과가 상당함.

S-패러미터: 제조사에서 미제공시 측정 또는 SPICE 해석으로부터 구함.

고주파 증폭기 설계시 안정도 분석이 필수적.

Linvill 안정계수, C: C < 1일 때 무조건(외부 연결 수동회로에 관계없이) 안정

Stern 안정계쑤, K: K > 1일 떄 조건부(sourc, load 임피던스를 적절히 선택) 안정

MAG(maximum available gain): 증폭기의 이득 상한값

Transducer gain: 실제 이득

증폭기 설계 절차

1) S-패러미터로부터 y 패러미터 구함. Matlab 프로그림 사용.

2) Linvill 안정도 확인: C < 1

3) MAG 계산

4) 최대전력 전달을 위한 전원 및 부하 임피던스 계산

5) 트랜지스터의 입력단 및 출력단에 정합회로를 설계하여 최대전력 전달 조건 만족

6) Stern 안정도 확인: K > 1, 전체 동작주파수에서

7) 계산된 이득을 transducer gain과 비교

설계예:

주파수 100MHz, Vce = 10V, Ic = 5mA

yi = 8 +j5.7 (mS), yo = 0.4 + j1.5, yf = 52 - j20, yr = 0.01-j0.1

C < 1

MAG = 23.8dB

Ys = 6.95 - j12.41 (mS): 트랜지스터 입력단에서 신호원을 바라 보았을 때 최대 전력전달을 위한 신호원 어드미턴스. 트랜지스터의 입력 임피던스는 이 값의 공액 복소수

YL = 6.95 - j1.84(mS): 트랜지스터의 출력 임피던스는 이 값의 공액 복소수

입력/출력 정합회로 설계: LC 정합회로 사용

전원(power supply), decoupling capacitor, 바이어스 회로 연결: 바이어스는 사용된 y 패러미터 값이 나오는 점으로 설정

트랜지스터가 무조건 안정되지 않을 경우:

트랜지스터의 입출력 정합회로를 Stern 안정 조건이 만족되도록 설계. 이 경우 이득이 최적 이하(sub-optimal)이 된다.

1) Gs 선택: 입력단 Q값 등 조건 적용

2) Stern 안정계수 선택: K = 3

3) Stern 안정도로부터 GL 계산

4) BL = -b0로 설정

5) Yin = yi-yr*yf/(y0+YL)

6) Bs = -Bin이 되게 함.

7) Transducer 이득 계산. 요구값 불만족 시 Gs를 변경하여 위 과정 반복

8) 관심 주파수에서 트랜지스터 입출력단 정합

9) 전체 주파수에서 Stern 안정조건(K>1) 확인

10) 증폭기의 이득을 계산하고 transducer gain 공식에 의한 값과 비교

사례:

전원 12V, 증폭기 BF199, 주파수 40MHz, 전원/부하저항 50W

10-100MHz에서 이득 구하라.

Vce = 10V, Ic = 7mA로 한 다음 주파수에 따라 S 패러미터 구함. 이를 y 패러미터로 변환하여 설계에 사용

[참고문헌]

Bhartia, Introduction to transistors